结构特点
本系统由铝木合金箱体、性能稳压电源、系统控制部件、开放式实验电路区等组成。实验用信号线的连接采用排线，操作方便。基础实验基于中小规模集成电路，综合性实验基于在系统可编程器件，资源向学生开放，可以完成“计算机组成原理”、“计算机结构与逻辑设计”、“在系统编程”、“VHDL设计”、“电子系统综合设计”等课程的实验，并可以进行“集成电路设计”的验证实验。本实验箱适用于本院校计算机和其它相关的相关课程的实验。
二、技术性能
1、硬件系统采用性能单片机和LATTICE公司CPLD器件的有-机结合,使系统的硬件控制电路。
2、提供手动、自-动和联机三种工作方式，满足不同层次实验的监视需要。
3、具有系统检测电路和系统保护电路设计,使实验系统易于维护和使用。
4、系统自备双通道逻辑示波器，便于实验过程中时序信号的测量。
5、采用后置式USB接口，与PC机联机实验时可以通过集成调试软件编辑、编译、装载、单步运行、断点运行、运行用户程序，获得实验平台中的信息，也可以通地用户的操作改变实验平台中的信息。
6、实验系统采用总线结构，使实验计算机具有结构扩展方便，实验时只要少些接线即可。
7、本机配备的动态集成调试运行软件以图形化的界面显示模型机内部数据的流向和各种控制信号的状态以及时序关系。
8、实验箱在模型机工作状态时，微指令的容纳率制，一条机器指令的微程序不应局限在固定数量的微指令中。可允许使用者设计256条机器指令。
8、配置LCD1602液晶显示器和键盘为无PC机的客户提供人机接口，在单机状态下可以完成大部分的计算机组成原理实验。
9、扩展FPGA实验模块，实现复杂模型机的设计实验。包含硬布线控制器，可使用Verilog和VHDL对模型机微控制进行二次开发。
10、零连线设计，在做单元实验、模型机实验时无需连接任何电路，同时兼容传统的手工连线方式

三、硬件技术指标
1、实验电路工作电源：+5V/2A、±12V/0.5A，每路均带有短路保护和自-动关断功能，每路带电源指示。其中+5V电源设计有过压、过流、欠压保护功能，待电路中故障排除后，自-动恢复供电
2、实验系统的字长标配8位。用FPGA设计-时4位/8位/16位/32位兼容设计，有16位数据总线、16位地址总线、16位运算器、16位寄存器，支持字／字节操作。
3、实验系统的基本指令系统类PC 机，有多种指令格式，多种寻址方式。
4、主存储器采用8K字节静态存储器6264，用于存放用户程序和数据。
5、配运算器模块，由4片4位的算术逻辑单元功能发生器级联而成。每片内实现16种二进制算术运算及16种逻辑运算，可进行8位、16位运算器实验。
6、控制器采用微程序方案实现，控存字长为24位，可用容量为1024字节，且用电可擦写的E2ROM存储器芯片组成，支持动态微程序设计。
7、实验系统工作频率源由555时基电路和74LS123可再触发单稳态多谐振荡器组成产生，频率范围为330HZ～580HZ。可以同时产生四种不同时序的时钟信号。
8、实验系统配有微程序手动输入并显示模块，装有24个微程序输入开关，用于输入微程序。
9、配有手动16位数据输入模块和16位数据输出（数据显示)模块。
10、配8个控制开关，2个微动开关，用于手动控制整机的运行和切换运行方式等。
11、配2位七段数码管以显示程序运行的结果。另配置6个数码管，用于交通灯显示。
12、配微地址发生器模块和微地址显示模块、微地址控制模块。
13、配数据总线显示模块，用于显示数据总线上的动态数据。
14、配总线地址显示模块，用于显示地址总线上的动态地址。
15、配有一个双向通用移位寄存器，以实现逻辑移位功能。
16、具有进位控制逻辑。
17、配有指令寄存器和地址寄存器。
18、主机上设计有后台管理CPU，用于联机时数据和命令的传送控制。
19、配有并行I/O接口电路8255，实现带输入输出接口的模型机的设计。
20、配有定时/计数器接口电路8253。实现带定时/计数器功能的模型机的设计。
21、配有中断控制器8259。实现带中断功能的模型机的设计。
22、配有双端口存储器IDT7132。
23、模数A/D和数模D/A转换电路，实现数模和模数的转换。
24、配置ALTERA EPM240模块，实现具备多功能复杂模型机的设计实验。
25、配置LCD1602液晶显示器，用于显示实验过程中各各部件单元的即时数据，同时配置6个键盘，为无电脑的情况下提供人机接口，在单机状态下可以完成大部分的计算机组成原理实验。
26、自设计计算机原理和结构实验单元
1）承载片上调试器以及实验电路，连接计算机和基础实验主板。
2）基于FPGA设计技术，由Altera Cyclone IV EP4CE6E、嵌入式STM32和时钟电路、USB通信电路等组成。