数字电容隔离器
数字隔离器已经代替了模拟隔离器，从而简化了隔离接口的设计，但广大设计人员现在面临的挑战是日益增长的高系统性能需求。这里所说的高性能不仅仅指高数据速率和/或低功耗，而且还指高可靠性。一方面，在恶劣的工业环境中通过稳健的数据传输来满足这一需求。另一方面，特别是对隔离器而言，通过长使用寿命来解决这个问题。
数字电容隔离器电流消耗
系统空闲时就会出现 DC 电流。幸运的是，工业数据获取系统、PLC 和数字模拟 I/O 模块并非针对系统空闲而设计，其目的是将数据从路（发送和接收）要求隔离。例如，RS-485 收发器必须能够在一些极端共模状态下提供高达 ± 70mA 的驱动力才能达到标准。这样，即使在低数据速率条件下，DC 电流之间的差异也可以忽略不计。
数字电容隔离器优点
相比其他隔离器技术，电容隔离器的一个主要优点是其 DC-通道在上电和信号丢失 (LOS) 事件期间隔离器输出端拥有正确的输入极性。缺少这些特性的其他隔离器技术通常会在上电期间出现输出突波，或者在信号丢失以前一直保持在最后一个输入极性。
数字电容隔离器低频信号
由于低频信号要求大容量电容器，而这种电容器使片上集成变得很困难，因此DC-通道的输入要有脉宽调制器 (PWM)。该调制器利用一个内部振荡器 (OSC) 的高频载波对低频输入信号进行调制。在 AC-通道中对调制后信号的处理过程与高频信号相同。然而，在向输出多路复用器提交该信号以前，需通过一个最终低通滤波器 (LPF) 滤除高频 PWM 载波，以恢复原始、低频输入信号。
数字电容隔离器高速信号
高速信号由 AC 通道来处理，信号在通道中首先从单端模式转换为差分模式，然后被隔离层的电容-电阻网络差分为许多瞬态。后面的比较器再将这些瞬态转换为差分脉冲，从而设置和重置一个“或非”门触发器。相当于原始输入信号的触发器输出馈至判定逻辑 (DCL) 和输出多路复用器。DCL 包括一个看门狗定时器，该定时器用于测量信号转换之间的持续时间。如果两个连续转换之间的持续时间超出定时窗口（如低频信号的情况下），则 DCL 则指示输出多路复用器从 AC-通道切换到 DC-通道。